WWW.LIB.KNIGI-X.RU
БЕСПЛАТНАЯ  ИНТЕРНЕТ  БИБЛИОТЕКА - Электронные матриалы
 


«МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ (МАДИ) А.В. ИЛЮХИН, А.М. КОЛБАСИН ЛОГИЧЕСКИЕ АВТОМАТЫ. ТИПОВЫЕ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ...»

МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ

ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ

УНИВЕРСИТЕТ (МАДИ)

А.В. ИЛЮХИН, А.М. КОЛБАСИН

ЛОГИЧЕСКИЕ АВТОМАТЫ.

ТИПОВЫЕ

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ СХЕМЫ

Часть 2

СЧЕТЧИКИ

МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ

ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

(МАДИ) А.В. ИЛЮХИН, А.М. КОЛБАСИН

ЛОГИЧЕСКИЕ АВТОМАТЫ.

ТИПОВЫЕ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ

СХЕМЫ Часть 2 СЧЕТЧИКИ Утверждено в качестве учебного пособия редсоветом МАДИ МОСКВА МАДИ УДК 681.326.32 ББК 32.973.26-04 И 497

Рецензенты:

д-р техн. наук, проф. Остроух А.В., канд. техн. наук, проф. Тихонов А.Ф.

Илюхин, А.В.

И 497 Логические автоматы. Типовые последовательностные схемы:

учеб. пособие. В 2 ч. Ч. 2. Счетчики / А.В. Илюхин, А.М. Колбасин; МАДИ. - М.: МАДИ, 2013. – 52 с.

В учебном пособии излагаются сведения по построению и применению микросхем последовательностного типа для синтеза схем логических автоматов, применяемых при автоматизации технологических процессов и производств.

Пособие предназначено для студентов, обучающихся по направлению подготовки дипломированного специалиста 220300 «Автоматизированные технологии и производства», специальности 220301 «Автоматизация технологических процессов и производств» и по направлению подготовки бакалавров и магистров по направлению 220700 «Автоматизация технологических процессов и производств», по профилю «Автоматизация технологических процессов и производств» (Строительство), для изучающих учебные курсы «Автоматизация технологических процессов», «Проектирование автоматизированных систем», «Периферийные устройства информатики», «Технические средства автоматизации», «Проектирование систем управления».

Кроме того, оно может быть полезно для аспирантов и инженеров, занимающихся вопросами автоматизации технологических процессов и производств с применением цифровых интегральных микросхем.

УДК 681.326.32 ББК 32.973.26-04 © МАДИ, 2013 © Илюхин А.В., Колбасин А.М., 2013 ВВЕДЕНИЕ Очевидным является факт, что дальнейший прогресс нашей цивилизации зависит от интенсивного развития таких направлений науки и техники как автоматизация, роботизация, микроэлектроника, вычислительная техника, так и от освоения прогрессивных технологий и новых материалов.

Успехи микроэлектроники сделали возможным широкое применение в аппаратуре нового поколения микросхем повышенного уровня интеграции. Многие задачи по созданию новой аппаратуры решаются на базе микропроцессоров, микроЭВМ, БИС памяти с повышенной информационной емкостью, БИС аналого-цифровой обработки сигналов со встроенными микропроцессорными системами.

Однако труд, затрачиваемый специалистом на разработку цифровых устройств, во многом зависит от имеющейся у него информации о выпускаемых интегральных цифровых микросхемах (ИЦМ). Более того, цифровое устройство может быть спроектировано правильно только при наличии точных описаний самих ИЦМ, правил их включения и функционирования.

Высокая конкуренция в области разработки устройств автоматики требует от разработчика, чтобы спроектированное устройство содержало наименьшее число ИЦМ для снижения его стоимости. Этого можно требовать только в случае наличия полного их описания.

Данное учебное пособие является второй частью серии учебных пособий под общим названием «Логические автоматы». В первой части были даны основы булевой алгебры – математической основы построения логических автоматов.

Целью же настоящего учебного пособия является рассмотрение основного этапа логического проектирования систем автоматизации на базе современных ИЦМ последовательностного типа.

Напомним, что последовательностный логический автомат это устройство, для которого значения выходных переменных определяются не только текущим значением входных переменных, но так же и их значениями в предыдущие моменты времени (такие устройства обладают памятью).

Описанию работы последовательностных логических автоматов и посвящено данное учебное пособие.

1. СЧЕТЧИКИ Счтчик – последовательностная схема, осуществляющая счт поступающих на е вход импульсов, формирующая результат счта в заданном коде и при необходимости хранящая его. В основе схемы счетчика лежит регистр.

Поскольку любая последовательностная схема имеет конечное число состояний, последовательность состояний каждого конкретного счтчика (счтная последовательность) либо завершается некоторым определнным конечным состоянием, либо циклически повторяется.

Счтчики с конечным состоянием называют счтчиками с насыщением. Счтчики с циклически повторяющейся последовательностью состояний называются счтчиками по модулю. Термин модуль используется для обозначения числа различных состояний в счтной последовательности.

Схемы счетчиков, в зависимости от класса цифровых автоматов, на основе которых они могут быть синтезированы, делятся на три большие группы: асинхронные потенциальные счтчики, асинхронные импульсные счтчики и синхронные импульсные счтчики.

Однако в интегральном исполнении выпускаются только асинхронные и синхронные импульсные счетчики, поэтому в дальнейшем мы будем рассматривать только их.

Изменение счтной последовательности асинхронных счтчиков происходит под воздействием исключительно счтных импульсов, поступающих на их счтный вход. В этом случае выходы предыдущих триггеров, из которых состоит счтчик, соединены со входами последующих триггеров. Изменение счтной последовательности синхронных счтчиков происходит под воздействием синхроимпульса. В таких счтчиках текущее состояние триггеров используется для определения их последующего состояния.

По способу кодирования внутренних состояний счтчики делятся на:

двоичные счтчики;

двоично-десятичные (или декадные) счтчики;

счетчики, работающие в коде Грея;

счтчики Джонсона.

1.1. Двоичные счётчики Если в счетчике n триггеров, то число возможных состояний счетчика равно 2n, и, следовательно, его модуль также равен 2n.

Счетная последовательность в двоичном суммирующем счетчике начинается с 0, доходит до максимального числа 2n - 1, после чего снова проходит через 0 и повторяется. В вычитающем двоичном счетчике последовательные двоичные числа перебираются в обратном порядке, и максимальное число следует за 0 при повторении счтной последовательности.

Таблица 1 № Q3 Q2 Q1 Q0 Рассмотрим устройство двоичного суммирующего счетчика. В таблице приведены 16 первых двоичных чисел (табл. 1). Легко заметить, что значение разряда изменяется всякий раз, когда текущие значения всех разрядов правее рассматриваемого равны 1. Более того, это единственная ситуация, при которой значение разряда изменяется.

Таким образом для построения счтчика необходимо воспользоваться двухтактными MS-триггерами, которые меняют сво состояние по спадам импульсов.

На рис. 1 показана схема четырхразрядного асинхронного счетчика реализованного на синхронных Т-триггерах. Как видно из рисунка, состояние трх последних триггеров меняется в ответ на изменение состояния соседнего триггера, а не в ответ на внешний синхросигнал.

Рис. 1. Схема четырехразрядного асинхронного счетчика Другими словами, волна изменений состояния будет распространяться справа налево, т.е. срабатывание триггеров будет последовательным. Счетчики, описанного типа, называются асинхронными.

На рис. 2 приведена временная диаграмма работы счтчика.

Рис. 2. Диаграмма работы счетчика Последовательное срабатывание триггеров в асинхронных счтчиках является их основным недостатком, поскольку в период срабатывания триггеров на выходах счтчика могут появляться ложные состояния (на профессиональном языке – «клыки»), которые не отвечают ожидаемым результатам. Именно по этой причине (из-за возможности запоминания ими ложных состояний), выходы асинхронных счтчиков никогда не должны принимать участие в определении состояния входов других последовательностных схем.

Асинхронные счетчики тем не менее применимы в тех случаях, когда их выходы не участвуют в определении состояния других последовательностных схем.

При помощи выходов асинхронных счетчиков можно управлять визуальными индикаторами, например, в счетчиках импульсов или цифровых часах. Асинхронные счетчики находят широкое применение в качестве делителей частоты. Фактически каждый каскад асинхронного счетчика делит частоту пополам, поскольку только половина переходов входного сигнала вызывает переходы выходного сигнала. Поэтому деление частоты на любую степень двойки можно осуществить с помощью двоичного асинхронного счетчика с соответствующим числом каскадов.

В синхронных системах последовательностные компоненты обычно взаимозависимы и управляются от общего источника синхроимпульсов. В таких условиях необходимо, чтобы все триггеры во всех компонентах изменяли свое состояние одновременно по синхроимпульсу, позволяя использовать текущее состояние триггеров для определения их следующего состояния. Поэтому в таких схемах используются счтчики называемые синхронными.

Вспомним, что в соответствии с таблицей двоичных чисел, рассмотренных выше, значение разряда изменяется всякий раз, когда текущие значения всех разрядов правее рассматриваемого равны единице. Если мы воспользуемся двухтактными Т-триггерами, то проведенное наблюдение подскажет, при каких условиях нужно подать сигнал логической единицы на вход Т. Напомним, что двухтактный Т-триггер меняет свое состояние тогда и только тогда, когда значение на входе Т равно логической единице. Поэтому на входе Т каждого триггера должен быть результат операции конъюнкция над выходными значениями Q всех расположенных справа триггеров.

На рис. 1 приведена схема четырехразрядного двоичного суммирующего счетчика. Он состоит из двухтактных Т-триггеров с объединенными синхровходами. Каждый импульс на общей синхронизирующей линии вызывает переход к следующему состоянию в счетной последовательности. На схеме функции определяющие значения входов Т формируются цепочкой двухвходовых элементов «И».

Цепочка реализует итерационный процесс формирования значения Ti+1 с помощью операции конъюнкция над значениями Тi и Qi, где Тi и Qi - вход и выход триггера, соответствующего разряда. Значение T0 относится к крайнему правому триггеру. На вход Т0 подается сигнал с линии «разрешение счета». Если на эту линию подана логическая 1, то на все входы поступят сигналы, необходимые для перехода к следующему состоянию. Если на ней логический 0, то на всех входах Т будет также логический 0, и счетчик не изменит своего состояния.

Рис. 3. Синхронный счетчик с последовательным переносом Такие счтчики называются синхронными счтчиками с последовательным переносом (рис. 3).

Применение цепочек элементов «И» для формирования сигналов на входах Т широко распространено в двоичных счетчиках, однако ведет к снижению скорости счета. После прохождения очередного синхроимпульса следующий синхроимпульс нельзя подавать до тех пор, пока не определятся все значения на входах Т. Однако значение самого левого входа Т не определится до тех пор, пока изменения состояний всех триггеров, вызванные прошедшим синхроимпульсом, не распространятся по всей цепочке. На это для n - разрядного счетчика требуется время, равное времени распространения сигнала через один вентиль, умноженному на n - 1.

Можно увеличить скорость счета в двоичном счетчике, заменив цепочку элементов «И» на отдельные элементы «И» для каждого входа Т, как показано на рис. 4.

В этом случае входы элементов «И» подключаются непосредственно к выходам соответствующих триггеров. Следовательно, между моментом установления новых состояний триггеров по синхроимпульсу и готовностью новых значений сигналов на входах Т будет проходить время, равное задержке распространения сигнала через один вентиль, а не n - 1. Однако повышение скорости счета связано с необходимостью использовать вместо двухвходовых многовходовые элементы «И». Такие счтчики называются синхронными счтчиками с параллельным переносом.

Рис. 4. Синхронные счетчики с параллельным переносом Синхронные счетчики также могут работать в ситуациях, где применяют асинхронные счетчики (делители частоты и т.п). Однако асинхронные счетчики в принципе дают более высокую скорость счета. Это объясняется тем, что, как только самый правый триггер счетчика сработал по счетному импульсу, на счетчик можно подавать следующий импульс. Нет никакой необходимости ждать распространения волны воздействия от каждого импульса через весь счетчик. Другими словами, интервал между счетными импульсами в асинхронном счетчике может не превышать времени срабатывания одного триггера. В синхронном же счетчике между счетными импульсами должно проходить время, не меньшее времени срабатывания одного триггера, плюс время установления значений на всех входах Т.

До сих пор мы рассматривали только суммирующие двоичные счетчики. Кратко остановимся теперь на вычитающих счтчиках. Такие счетчики также могут быть как синхронными, так и асинхронными. Отметим, что при продвижении по двоичной последовательности в обратном порядке значение разряда меняется всякий раз, когда текущие значения всех разрядов правее данного становятся равными 0 (или, что эквивалентно, дополнения их значений становятся равными 1). Именно этот принцип лежит в основе конструкции вычитающих двоичных счетчиков.

Заметим, что при обратном движении по двоичной последовательности значение данного разряда меняется при переходе состояния его соседа справа из 0 в 1 (или, что эквивалентно, при переходе его дополнения из 1 в 0). Данный принцип служит основой для асинхронных вычитающих счетчиков. В обоих случаях условия для изменения состояний триггеров вычитающих счетчиков аналогичны условиям для суммирующих счетчиков с той лишь разницей, что они должны опираться на значения инверсных, а не прямых выходов триггеров. Следовательно, синхронный суммирующий счетчик можно превратить в вычитающий, просто переключив входы элементов «И»

с прямых выходов триггеров на инверсные, как показано на рис. 5.

Рис. 5. Синхронный вычитающий счетчик Точно так же можно изменить суммирующие синхронные счтчики с последовательным и параллельным переносом, подавая на элементы «И» сигналы не с прямых выходов триггеров, а с инверсных.

1.2. Канонический метод синтеза пересчётных устройств Как известно функция переходов JK–триггера (по аналогии с

RS–триггером) имеет следующий вид:

Q QJ QK.

Используя свойство взаимозаменяемости триггеров и учитывая, что JK–триггер является универсальным триггером, из которого можно получить триггер любого типа, подставляем в данное выражение J=K=T и получаем функцию переходов для синхронного Ттриггера:

Q QT QT Q T.

Решив это уравнение относительно Т, получим функцию возбуждения для Т-триггера:

T Q Q.

Рассмотрим граф переходов для счтчика по mod8.

–  –  –

На основании этих выражений можно синтезировать любые пересчтные схемы с любым количеством разрядов.

1.3. Двоично-десятичные (декадные) счётчики Наиболее распространнным способом двоичного кодирования десятичных цифр, как известно, является код 8421BCD, поэтому существуют счтчики с модулем счта 10. Для отображения в двоичном коде десятичных цифр от 0 до 9 требуется четыре двоичных разряда, которые позволяют в пределе осуществлять счт до 15.

Следовательно, необходимо использовать специальные решения для того чтобы граф переходов такого счтчика был следующим:

–  –  –

Рис. 8. Сдвиговый регистр с перекрестной обратной связью Работу счтчика Джонсона можно проанализировать при помощи временной диаграммы.

Рис. 9. Временная диаграмма счетчика Джонсона Как видно, в первые четыре такта счтчик как бы заполняется «единицами», а в следующие четыре такта заполняется «нулями».

В таком счтчике (как и в счтчике, работающем в коде Грея) в каждый момент времени изменяется выходной сигнал только одного триггера, что гарантирует отсутствие ложных значений на его выходах. Кроме того, для счтчика Джонсона легко реализуется дешифратор внутренних состояний, для которого требуются логические элементы «И» только с двумя входами. Это обстоятельство позволяет легко реализовывать в одном корпусе микросхемы счтчик, совмещнный с дешифратором, что делает возможным строить делители частоты на любой коэффициент.

Недостаток счтчиков Джонсона явствует из временной диаграммы. Если обычный двоичный счтчик построенный из четырх триггеров имеет модуль счта 16, то счтчик Джонсона из четырх триггеров имеет модуль счта 8.

Примерами микросхем, реализующих счтчик Джонсона, являются микросхемы 561ИЕ8 – счтчик по mod10 с полным дешифратором внутренних состояний; 561ИЕ9 - счтчик по mod8 с полным дешифратором внутренних состояний; 561ИЕ19 – счтчик с переключаемым модулем пересчта и входами предустановки.

1.6. Реверсивные счётчики Ранее нами были рассмотрены суммирующие и вычитающие счтчики. Очевидно, что реверсивные счтчики совмещают в себе свойства обоих выше описанных счтчиков и имеют возможность работать в режиме сложения или вычитания, путм переключения внутренних соединений между триггерами.

Как правило, у реверсивных счтчиков имеются либо раздельные входы для тактовых импульсов на суммирование и вычитание, либо отдельный вход для управления направлением счта. Кроме того, данные счтчики имеют отдельные входы и выходы для переноса.

Типичными представителями реверсивных счтчиков первого типа являются микросхемы DD1 К555ИЕ7 и DD2 К555ИЕ7. На рис.

10 приведена схема организации реверсивного восьмиразрядного двоичного счтчика, построенного путм каскадирования двух счтчиков K555ИЕ7.

RS–триггер и два элемента «И-НЕ» образуют селектор, распределяющий импульсы либо на вход сложения (+1), либо на вход вычитания (-1). Когда счтчик DD1 либо переполняется, либо обнуляется, на его выходах 15 или 0 появляется уровень логического нуля, что приводит к изменению состояния счтчика DD2 на единицу либо в сторону увеличения, либо в сторону уменьшения.

Многие счтчики (в том числе и нереверсивные) имеют входы предустановки D1, D2, D4, D8, предназначенные для записи в счтчик предварительного числа, к которому потом можно либо прибавлять входные импульсы, либо вычитать их из него. В данном случае запись предварительной информации осуществляется импульсом L 0. При L 1 и R = 0 происходит счт (при подаче тактовых импульсов), а при R = 1 происходит асинхронный сброс счтчика.

Рис. 10. Реверсивный восьмиразрядный счетчик

Рис. 11. Микросхема К561ИЕ11 Типичным представителем реверсивного счтчика со входом управления направлением счта является счтчик K561ИЕ11 (рис.

11). Микросхема представляет собой двоичный четырехразрядный реверсивный счетчик с возможностью параллельной записи информации. Микросхема имеет четыре информационных выхода 1, 2, 4, 8, выход переноса Р и следующие входы: вход переноса P1, вход установки исходного состояния R, вход для подачи счетных импульсов С, вход управления направлением счета U, входы для подачи информации при параллельной записи D1 … D8, вход параллельной записи S.

Вход R имеет приоритет над остальными входами: если на него подать логическую единицу, то на выходах 1, 2, 4, 8 будет логический ноль независимо от состояния других входов. Если на входе R логический ноль, приоритет имеет вход S. При подаче на него логической единицы происходит асинхронная запись информации со входов D1 … D8 в триггеры счетчика.

Если на входах R, S, P1 логический ноль, разрешается работа микросхемы в счетном режиме. Если U = 1 по каждому фронту входного импульса, поступающему на вход С, состояние счетчика будет увеличиваться на единицу. При U = 0 счетчик переключается в режим вычитания: по каждому фронту импульса на входе С состояние счетчика уменьшается на единицу. Если на вход переноса P1 подать логическую единицу, счетный режим запрещается.

Если на входе P1 логический ноль и все триггеры счетчика находятся в состоянии 1 при счете на увеличение или в состоянии 0 при счете на уменьшение, сигнал выхода переноса Р равен 0.

1.7. Программируемые делители Делитель – цифровое устройство, предназначенное для деления числа входных импульсов или частоты их следования на заданный коэффициент. В основной своей массе делители строятся на основе счтчиков. Особенностью делителей является то, что они имеют только один выход.

Делители с жсткой программой деления строятся путм соединения соответствующего выхода (или группы выходов) счтчика со входом асинхронного сброса (например, как было реализовано в схеме превращения двоичного счтчика в двоично-десятичный).

Делители с изменяемым коэффициентом деления строятся на основе счтчиков с предустановкой и называются программируемыми делителями.

Рассмотрим схему программируемого делителя на основе реверсивного двоично-десятичного счтчика DD1 K555ИЕ6 (рис. 12).

При подаче на вход «Нач. уст.» (начальная установка) импульса логической единицы в счтчик записывается двоичное число «К».

При подаче на входы +1 или –1 импульсов происходит либо увеличение числа «К», либо его уменьшение. Когда счтчик либо заполнится полностью, либо обнулится, на выходах 9 или 0 появится логический ноль, что приведет к появлению логического нуля на входе L. При этом число «К» вновь запишется в счтчик и цикл деления повторится. Меняя значение «К», мы получим переменный коэффициент деления.

–  –  –

Рис. 15. Микросхема К176ИЕ2 Микросхема К176ИЕ2 - пятиразрядный счетчик, который может работать как двоичный в коде 1-2-4-8-16 при подаче логической единицы на управляющий вход А, или как декада с подключенным к выходу декады триггером при логическом нуле на входе А. Во втором случае код работы счетчика 1-2-4-8-10, общий коэффициент деления - 20. Вход R служит для установки триггеров счетчика в 0 подачей на этот вход логической 1.

Первые четыре триггера счетчика могут быть установлены в единичное состояние подачей логической единицы на входы S1 … S8, причм эти входы являются приоритетными над входом R.

Микросхема К176ИЕ2 встречается двух разновидностей. Одна из разновидностей имеет входы СР и CN для подачи тактовых импульсов положительной и отрицательной полярности соответственно, включенные по ИЛИ. При подаче на вход СР импульсов положительной полярности на входе CN должна быть логическая единица, при подаче на вход CN импульсов отрицательной полярности на входе СР должен быть логический ноль. В обоих случаях счетчик переключается по спадам импульсов.

Другая разновидность имеет два равноправных входа для подачи тактовых импульсов (выводы 2 и 3), собранных по И. Счет происходит по спадам импульсов положительной полярности, подаваемых на любой из этих входов, причем на второй из этих входов должна быть подана логическая единица. Можно подавать импульсы и на объединенные выводы 2 и 3.

Если на вывод 3 микросхемы К176ИЕ2 подать логическую единицу, обе разновидности микросхем по входу СР (вывод 2) работают одинаково.

При логическом нуле на входе А порядок работы триггеров соответствует временной диаграмме, приведенной на рис. 16.

Рис. 16. Временная диаграмма работы микросхемы К176ИЕ2 В этом режиме на выходе Р, представляющем собой выход элемента «И-НЕ», входы которого подключены к выходам 1 и 8 счетчика, выделяются импульсы отрицательной полярности, фронты которых совпадают со спадом каждого девятого входного импульса, спады - со спадом каждого десятого.

При соединении микросхем К176ИЕ2 в многоразрядный счетчик входы СР последующих микросхем следует подключать к выходам 8 или 16/10 непосредственно, на входы CN подавать логическую единицу.

Микросхемы К176ИЕЗ и К176ИЕ4 разработаны специально для использования в электронных часах с семисегментными индикаторами.

Рис. 17. Микросхемы К176ИЕЗ и К176ИЕ4 Микросхемы имеют три входа - вход R, установка триггеров счетчика в ноль, которая происходит при подаче логической единицы на этот вход, вход С – входные импульсы, переключение триггеров происходит по спаду импульсов. Сигнал на входе S управляет полярностью выходных сигналов.

На выходах а, b, с, d, e, f, g - выходные сигналы, обеспечивающие формирование цифр на семисегментном индикаторе, соответствующих состоянию счетчика. При подаче логического нуля на управляющий вход S логическая единица на выходах а, b, с, d, e, f, g соответствует включению соответствующего сегмента. Если же на вход S подать логическую единицу, включению сегментов будет соответствовать логический ноль на выходах а, b, с, d, e, f, g. Возможность переключения полярности выходных сигналов существенно расширяет область применения микросхем. Выход Р микросхемы - выход переноса.

Микросхема К176ИЕЗ имеет коэффициент пересчета 6, т.е.

спад имульса на выходе Р происходит при переходе счтчика из состояния 6 в состояние 0. Кроме того логическая единица на выходе 2 появляется при установке счетчика в состояние 2.

Микросхема К176ИЕ4 представляет собой декаду. Спад импульса на выходе Р формируется в момент перехода счетчика из состояния 9 в состояние 0, а логическая единица на выходе 4 появляется при установке счетчика в состояние 4.

Следует иметь в виду, что разводка выводов а, b, с, d, e, f, g в паспорте микросхемы и в некоторых справочниках приведена для нестандартного расположения сегментов индикаторов. На рис. 17 дана разводка выводов для стандартного расположения сегментов.

Микросхема К176ИЕ5 содержит кварцевый генератор с внешним резонатором на 32768 Гц и подключенным к нему девятиразрядным делителем частоты и шестиразрядный делитель частоты, структура микросхемы и типовая схема включения приведена на рисунке 18. К выводам Z и Z подключаются кварцевый резонатор, резисторы R1 и R2, конденсаторы С1 и С2. Выходной сигнал кварцевого генератора может быть проконтролирован на выходах K и K.

Сигнал с частотой 32768 Гц поступает на вход девятиразрядного двоичного делителя частоты, с его выхода 9 сигнал с частотой 64 Гц может быть подан на вход 10 шестиразрядного делителя. На выходе 14 пятого разряда этого делителя формируется частота 2 Гц, на выходе 15 шестого разряда - 1 Гц.

Рис. 18. Микросхема К176ИЕ5 Сигнал с частотой 64Гц может использоваться для подключения жидкокристаллических индикаторов к выходам микросхем К176ИЕЗ и К176ИЕ4. Вход R служит для сброса триггеров второго делителя и установки исходной фазы колебаний на выходах микросхемы. При подаче логической единицы на вход R на выходах 14 и 15 – логический ноль, после снятия логической единицы на этих выходах появляются импульсы с соответствующей частотой, спад первого импульса на выходе 15 происходит через 1с после снятия логической единицы.

При подаче логической единицы на вход S происходит установка всех триггеров второго делителя в состояние логической единицы, после снятия логической единицы с этого входа спад первого импульса на выходах 14 и 15 происходит практически сразу. Обычно вход S постоянно подключают к общему проводу.

Конденсаторы С1 и С2 служат для точной установки частоты кварцевого генератора. Емкость первого из них может находиться в пределах от единиц до ста пикофарад, емкость второго – 30... 100 пФ.

При увеличении емкости конденсаторов частота генерации уменьшается. Точную установку частоты удобнее производить при помощи подстроечных конденсаторов, подключенных параллельно С1 и С2. При этом конденсатором, подключенным параллельно С2, осуществляют грубую настройку, подключенным параллельно С1 - точную.

Сопротивление резистора R1 может находиться в пределах 4,7...68 МОм, однако при его значении менее 10 МОм возбуждаются не все кварцевые резонаторы.

Рис. 19. Микросхема К176ИЕ5 На микросхеме К176ИЕ5 можно выполнить ждущий мультивибратор, обладающий большой выдержкой вырабатываемого импульса.

Работа этого ждущего мультивибратора основана на задержке времени, которая обеспечивается подсчтом импульсов, вырабатываемых генератором.

Генератор выполнен на инверторах, предназначенных для кварцевого генератора микросхемы. Для запрета его работы логическая единица с выхода 15 микросхемы подается на вход цепочки инверторов генератора через диод VD1. При подаче импульса на вход запуска логический ноль с выхода 15 микросхемы закрывает диод VD1, и он не мешает нормальной работе генератора.

Длительность формируемого импульса составляет 214 периода задающего генератора, который задатся параметрами элементов R1, С1.

На выходе 14 счетчика формируется импульс положительной полярности вдвое меньшей длительности, на выходе 9 - пачка из 32 импульсов.

Микросхемы К176ИЕ8 и К561ИЕ8 - десятичные счетчики Джонсона с дешифратором. Микросхемы имеют три входа - вход установки исходного состояния R, вход для подачи счетных импульсов отрицательной полярности CN и вход для подачи счетных импульсов положительной полярности СР. Установка счетчика в 0 происходит при подаче на вход R логической единицы, при этом на выходе 0 появляется логическая единица, а на выходах 1 … 9 – логический ноль.

Рис. 20. Микросхема К176ИЕ8 Переключение счетчика происходит по спадам импульсов отрицательной полярности, подаваемых на вход CN, при этом на входе СР должен быть логический ноль. Можно также подавать импульсы положительной полярности на вход СР, переключение будет происходить по их спадам. На входе CN при этом должна быть логическая единица. Временная диаграмма работы микросхемы приведена на рис. 21.

Микросхема К561ИЕ9 - счетчик с дешифратором, работа которой аналогична работе микросхем К561ИЕ8 и К176ИЕ8, но коэффициент пересчета и число выходов дешифратора 8, а не 10.

Рис. 21. Временная диаграмма работы микросхемы

Рис. 22. Микросхема К561ЕИ9 Так же, как и микросхема К561ИЕ8, данная микросхема является счтчиком Джонсона (т.е. построена на основе сдвигающего регистра с перекрестными связями).

При подаче напряжения питания и отсутствии импульса сброса триггеры этих микросхем могут установиться в произвольное состояние, не соответствующее разрешенному состоянию счетчика. Однако в указанных микросхемах есть специальная цепь формирования разрешенного состояния счетчика, и при подаче тактовых импульсов счетчик через несколько тактов перейдет в нормальный режим работы. Поэтому в делителях частоты, в которых точная фаза выходного сигнала неважна, допустимо не подавать на входы R микросхем К176ИЕ8, К561ИЕ8 и К561ИЕ9 импульсы начальной установки.

Временная диаграмма работы микросхемы приведена на рис. 23.

Рис. 23. Временная диаграмма работы микросхемы Микросхемы К176ИЕ8, К561ИЕ8, К561ИЕ9 можно объединять в многоразрядные счетчики с последовательным переносом, соединяя выход переноса Р предыдущей микросхемы с входом CN последующей и подавая на вход СР логический ноль. Возможно также соединение старшего выхода дешифратора (7 или 9) со входом СР следующей микросхемы и подача на вход CN логической единицы.

Однако такие способы соединения приводят к накоплению задержек в многоразрядном счетчике. Максимальная рабочая частота многоразрядных счетчиков не снижается относительно частоты работы отдельной микросхемы.

На рис. 24 приведена схема таймера с использованием микросхем К176ИЕ8 или К561ИЕ8.

В момент пуска на вход CN микросхемы DD1 начинают поступать счетные импульсы. Когда микросхемы счетчика установятся в положения, набранные на переключателях SA1, SA2, на всех входах элемента «И-НЕ» DD3 получается логическая единица, что приведет к появлению логической единицы на выходе инвертора DD4, сигнализирующей об окончании заданного временного интервала.

Микросхемы К561ИЕ8 и К561ИЕ9 удобно использовать в делителях частоты с переключаемым коэффициентом деления. На рис. 25 приведен пример двухдекадного делителя частоты. Переключателем SA1 устанавливают единицы необходимого коэффициента пересчета, переключателем SA2 - десятки. При достижении счетчиками DD1, DD2 состояния, соответствующего положениям переключателей, на все входы элемента DD3.1 приходит логическая единица.

Рис. 24. Схема таймера с использованием микросхем К176ИЕ8 или К561ИЕ8 Благодаря этому триггер на элементах DD3.2 и DD3.3 устанавливается в состояние, при котором на выходе элемента DD3.3 появляется логическая единица, сбрасывающая счетчики DD1, DD2 в исходное состояние. В результате на выходе элемента DD3.1 также получается логическая единица, и следующий входной импульс устанавливает триггер DD3.2, DD3.3 в исходное состояние, сигнал сброса со входов R микросхем DD1, DD2 снимается, и описанная выше процедура повторяется.

Триггер на элементах DD3.2 и DD3.3 гарантирует сброс микросхем DD1, DD2 при достижении счетчиком нужного состояния. При его отсутствии и большом разбросе порогов переключения микросхем DD1, DD2 по входам R возможен случай, когда одна из этих микросхем устанавливается в 0 и снимает сигнал сброса со входов R остальных микросхем ранее, чем сигнал сброса достигнет порога их переключения. Однако такой случай маловероятен, и обычно можно обойтись без триггера, точнее, без элемента DD3.2.

Рис. 25. Двухдекадный делитель частоты Для получения коэффициента пересчета менее 10 для микросхемы К561ИЕ8 и менее 8 для К561ИЕ9 можно соединить выход дешифратора с номером, соответствующим необходимому коэффициенту пересчета, со входом R микросхемы непосредственно.

Микросхемы К561ИЕ10 и КР1561ИЕ10 содержат по два раздельных четырехразрядных двоичных счетчика, каждый из которых имеет входы СР, CN, R.

Установка триггеров счетчиков в исходное состояние происходит при подаче на вход R логической единицы. Логика работы входов СР и CN отлична от работы аналогичных входов микросхем К561ИЕ8 и К561ИЕ9. Триггеры микросхем К561ИЕ10 и КР1561ИЕ10 срабатывают по спаду импульсов на входе СР при логическом нуле на входе CN (для К561ИЕ8 и К561ИЕ9 на входе CN должна быть логическая единица).

Рис. 26. Микросхема К561ИЕ10

Возможна работа по фронтам импульсов на входе CN, при этом на входе СР должна быть логическая единица (для К561ИЕ8 и К561ИЕ9 – логический ноль). Таким образом, входы СР и CN в микросхемах К561ИЕ10 и КР1561ИЕ10 объединены по схеме элемента «И», а в микросхемах К561ИЕ8 и К561ИЕ9 – по «ИЛИ».

При соединении микросхем в многоразрядный счетчик с последовательным переносом выходы 8 предыдущих счетчиков соединяют со входами СР последующих, а на входы CN подают логический ноль.

Один счетчик микросхемы может быть использован для построения делителей частоты с коэффициентом деления от 2 до 16.

Для примера на рис. 27 приведена схема счетчика с коэффициентом пересчета 10.

Для получения коэффициентов пересчета 3, 5, 6, 9,12 можно воспользоваться той же схемой, соответствующим образом выбрав выходы счетчика для подключения ко входам DD2.1. Для получения коэффициентов пересчета 7, 11, 13, 14 элемент DD2.1 должен иметь три входа, для коэффициента 15 - четыре входа.

Рис. 27. Схема счетчика с коэффициентом пересчета

Рис. 28. Микросхема К567ИЕ11 Микросхема К561ИЕ11 – двоичный четырхразрядный реверсивный счтчик.

Входы, выходы и режимы работы этой микросхемы были рассмотрены в разделе, посвящнном реверсивным счтчикам, поэтому остановимся только на каскадировании.

Для соединения микросхем в счетчик с последовательным переносом необходимо объединить между собой все входы С, выходы Р микросхем соединить со входами P1 следующих, а на вход P1 младшего разряда подать логический ноль. Выходные сигналы всех микросхем счетчика изменяются одновременно, однако максимальная частота работы счетчика меньше, чем отдельной микросхемы из-за накопления задержек в цепи переноса.

Особенности построения микросхемы К561ИЕ11 требуют, чтобы изменение сигнала направления счета на входе U происходило в паузе между счетными импульсами на входе С, то есть при логической единице на этом входе, или по спаду этого импульса.

Рис. 29. Схема счетчика

Рис. 30. Микросхема К176ИЕ12 Микросхема К176ИЕ12 предназначена для использования в электронных часах или других устройствах, функционирующих по временным параметрам.

В ее состав входят кварцевый генератор G с внешним кварцевым резонатором на частоту 32768 Гц и два делителя частоты на 32768 и на 60.

При подключении к микросхеме кварцевого резонатора, по приведнной схеме, она обеспечивает получение частот 32768, 1024, 128, 2, 1, 1/60Гц. Импульсы с частотой 128Гц формируются на выходах микросхемы Т1 … Т4, их скважность равна 4, сдвинуты они между собой на четверть периода. Эти импульсы предназначены для коммутации знакомест индикатора часов при динамической индикации. Импульсы с частотой 1/60Гц подаются на счетчик минут, импульсы с частотой 1Гц могут использоваться для подачи на счетчик секунд и для обеспечения мигания разделительной точки, для установки показаний часов могут использоваться импульсы с частотой 2Гц. Частота 1024Гц предназначена для звукового сигнала будильника и для опроса разрядов счетчиков при динамической индикации, выход частоты 32768 Гц - контрольный.

Особенностью работы микросхемы является то, что первый спад на выходе минутных импульсов М появляется спустя 59 с после снятия сигнала установки нуля с входа R. Это заставляет при пуске часов отпускать кнопку, формирующую сигнал установки нуля, спустя одну секунду после шестого сигнала поверки времени. Фронты и спады сигналов на выходе М синхронны со спадами импульсов на входе С.

Сопротивление резистора R1 может иметь ту же величину, что и для микросхемы К176ИЕ5. Конденсатор С3 служит для точной подстройки частоты, С4 - для грубой. В большинстве случаев конденсатор С2 может быть исключен.

Микросхема К176ИЕ13 предназначена для построения электронных часов с будильником. Она содержит счетчики минут и часов, регистр памяти будильника, цепи сравнения и выдачи звукового сигнала, цепи динамической выдачи кодов цифр для подачи на индикаторы.

Обычно микросхема К176ИЕ13 используется совместно с К176ИЕ12.

Микросхема К561ИЕ14 - двоичный и двоично-десятичный четырехразрядный счетчик.

Принцип его работы практически полностью повторяет принцип работы микросхемы К561ИЕ11. Отличие заключается в замене входа R на вход В - вход переключения модуля счета.

Рис. 31. Микросхема К561ИЕ14 При логической единице на входе В микросхема К561ИЕ14 производит двоичный счет, так же, как и К561ИЕ11, при логическом нуле на входе В осуществляется двоично–десятичный счт. Назначение остальных входов, режимы работы и правила включения для этой микросхемы такие же, как и для К561ИЕ11.

Микросхема К561ИЕ16 - 14-разрядный двоичный счетчик с последовательным переносом.

Рис. 32. Микросхема К561ИЕ16 У микросхемы имеются два входа - вход установки начального состояния R и вход для подачи тактовых импульсов С. Установка триггеров счетчика в 0 производится при подаче на вход R логической единицы, счет - по спадам импульсов, подаваемых на вход С.

Счетчик имеет выходы не всех разрядов - отсутствуют выходы разрядов 2 и 4, поэтому, если необходимо иметь сигналы со всех двоичных разрядов счетчика, следует использовать еще один счетчик, работающий синхронно и имеющий выходы 1, 2, 4, 8, например половину микросхемы К561ИЕ10.

Коэффициент деления одной микросхемы К561ИЕ16 составляет 214 = 16384, при необходимости получения большего коэффициента деления можно выход 8192 микросхемы соединить со входом еще одной такой же микросхемы или со входом СР любой другой микросхемы - счетчика. Если вход второй микросхемы К561ИЕ16 подключить к выходу 1024 предыдущей, можно за счет уменьшения разрядности счетчика получить недостающие выходы двух разрядов второй микросхемы как показано на рис. 33.

Подключая ко входу микросхемы К561ИЕ16 половину микросхемы К561ИЕ10, можно не только получить недостающие выходы, но и увеличить разрядность счетчика на единицу, что позволяет и обеспечить коэффициент деления 215 = 32768.

–  –  –

Рис. 34. Микросхема К561ИЕ16 Рис. 35. Микросхема К561ИЕ10 Микросхема К176ИЕ17 представляет собой календарь. Она содержит счтчик дней недели, чисел месяца и месяцев.

Рис. 36. Микросхема К561ИЕ19 Микросхема К176ИЕ18 по своему построению во многом напоминает К176ИЕ12. Ее основным отличием является выполнение выходов Т1 … Т4 с открытым стоком, что позволяет подключать сетки вакуумных люминесцентных индикаторов к этой микросхеме без согласующих ключей. Кроме того данная микросхема имеет специальный формирователь звукового сигнала, выход которого выполнен с открытым стоком и позволяет подключать излучатели с сопротивлением 50Ом и выше между этим выходом и плюсом питания без эмиттерного повторителя.

Микросхемы К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ18 допускают напряжение питания такое же, как и микросхемы серии К561 – от 3 до 15В.

Микросхема К561ИЕ19 - пятиразрядный сдвигающий регистр с возможностью параллельной записи информации, предназначенный для построения счетчиков с программируемым модулем счета.

Микросхема имеет пять информационных входов для параллельной записи D1 … D5, вход информации для последовательной записи D0, вход параллельной записи S, вход сброса R, вход для подачи тактовых импульсов С и пять инверсных выходов 1 … 5.

Вход R является преобладающим - при подаче на него логической единицы все триггеры микросхемы устанавливаются в ноль, на всех выходах появляется логическая единица независимо от сигналов на других входах. При подаче на вход R логического нуля, а на вход S логической единицы происходит запись информации со входов D1 … D5 в триггеры микросхемы, на выходах 1 … 5 она появляется в инверсном виде.

При подаче на входы R и S логического нуля возможен сдвиг информации в триггерах микросхемы, который будет происходить по спадам импульсов, поступающих на вход С. В первый триггер информация будет записываться со входа D0.

Если соединить вход DO с одним из выходов 1 … 5, можно получить счетчик с коэффициентом пересчета 2, 4, 6, 8, 10. Для примера на рисунке 38 показана временная диаграмма работы микросхемы в режиме деления на 6, которая организуется в случае соединения входа D0 с выходом 3.

Рис. 37. Временная диаграмма работы микросхемы в режиме деления Если необходимо получить нечетный коэффициент пересчета 3, 5, 7 или 9, следует использовать двухвходовый элемент И, входы которого подключить соответственно к выходам 1 и 2, 2 и 3, 3 и 4, 4 и 5, в выход - ко входу D0. Для примера на рисунке 38 приведена схема делителя частоты на 5 и временная диаграмма его работы.

Следует иметь в виду, что использование микросхемы К561ИЕ19 в качестве сдвигающего регистра невозможно, так как она содержит цепи коррекции, в результате чего комбинации состояний триггеров, не являющиеся рабочими для счетного режима, автоматически исправляются. Наличие цепей коррекции позволяет аналогично использованию микросхем К561ИЕ8 и К561ИЕ9 не подавать импульс начальной установки на счетчик, если фаза выходных импульсов не важна.

Микросхема КР1561ИЕ20 - двенадцатиразрядный двоичный счетчик с коэффициентам деления 212 = 4096.

Рис. 38. Схема делителя частоты на 5 и временная диаграмма работы

Рис. 39. Микросхема КР1561ИЕ20 У нее два входа - R (для установки нулевого состояния) и С (для подачи тактовых импульсов). При логической единице на входе R счетчик устанавливается в нулевое состояние, а при логическом нуле - считает по спадам поступающих на вход С импульсов.

Микросхема во многом повторяет микросхему К561ИЕ16, поэтому е можно использовать для деления частоты на коэффициенты, являющиеся степенью числа 2.

Рис. 40. Микросхема КР1561ИЕ21 Микросхема КР1561ИЕ21 - синхронный двоичный счетчик с возможностью параллельной записи информации по спаду тактового импульса.

Подача логического нуля на вход R независимо от состояния других входов приводит к установке триггеров микросхемы в состояние нуля. Для обеспечения режима счета на входе R необходимо подать логическую единицу, тот же сигнал должен быть подан на входы разрешения параллельной записи EL, разрешения ЕС, разрешения выдачи сигнала переноса ЕР.

Изменение состояния триггеров счетчика при счете происходит по фронту импульсов, подаваемых на вход С. При подаче логического нуля на вход EL микросхема переходит в режим параллельной записи информации со входов D1 … D8. Запись происходит по фронтам импульсов на входе С, что позволяет использовать микросхему в режиме сдвигающего регистра. При записи на входе R должна быть логическая единица, сигналы на входах ЕС и ЕР произвольны.

На выходе переноса Р логическая единица появляется в том случае, когда счетчик находится в состоянии 9, а на входе ЕР – логическая единица, в остальных случаях на выходе Р логический ноль. Подача логического нуля на вход ЕР запрещает выдачу логической единицы на выходе Р и счет импульсов. Подача логического нуля на вход ЕС запрещает счет, но не запрещает выдачу сигнала переноса. Сигнал запрета счета (логический ноль на входах ЕС и ЕР) действует лишь в том случае, если он полностью перекрывает по длительности импульс на входе С, в том числе он может совпадать с ним по времени.

Для обеспечения параллельной записи на вход EL необходимо подать логический ноль. Информация на входы D1 … D8 может быть подана как при логической единице, так и при логическом нуле на входе С и удерживаться до момента перехода логического нуля на входе С в логическую единицу, когда и произойдет запись.

Для обеспечения счета с числа, введенного в микросхему при параллельной записи, логический ноль на входе EL должен быть изменен на логическую единицу или одновременно с переходом логического нуля в логическую единицу на входе С, или при логической единице на входе С.

На рис. 41 приведена схема соединения микросхем КР1561ИЕ21 в многоразрядный синхронный счетчик.

Рис. 41. Схема соединения микросхем КР1561ИЕ21 в многоразрядный синхронный счетчик Как уже указывалось выше, микросхема КР1561ИЕ21 может работать в режиме сдвигающего регистра. Для обеспечения такого режима необходимо входы D1 … D8 соединить с выходами 1-2-4-8 в необходимом порядке. Для сдвига информации на один двоичный разряд по каждому тактовому импульсу в сторону старших разрядов соединение необходимо произвести в соответствии с рисунком 42.

Рис. 42. Схема соединения микросхем

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Что такое счетчик?

2. Классификация счетчиков в зависимости от класса цифровых автоматов и способа кодирования внутренних состояний.

3. Двоичный счетчик, его устройство, свойства, временные диаграммы работы.

4. Синхронные и асинхронные счетчики. Счетчики с параллельным и последовательным переносом.

5. Функция переходов JK-триггера, функция возбуждения Т-триггера.

6. Построение графа переходов и диаграмм Вейча для переходов функций возбуждений Т.

7. Принцип кодирования в коде 8421BCD.

8. Функции и схемная реализация двоично-десятичного счетчика.

9. Принцип кода Грея.

10. Применение канонического метода синтеза для построения счетчика Грея.

11. Счетчики Джонсона. Свойства, таблица истинности.

12. Схемное решение и временные диаграммы работы счетчика. В чем состоит недостаток счетчиков Джонсона?

13. Реверсивные счетчики. Свойства, схемное решение.

14. Принцип работы микросхемы 561ИЕ11.

15. Программируемый делитель. Определение, свойства.

16. Специализированная микросхема КА561ИЕ15Б. Принцип работы, свойства. Как происходит процесс деления?

17. Преимущества микросхем КМОП-логики перед микросхемами ТТЛлогики.

18. Объясните принцип работы, свойства и схемное решение микросхем:

серии К176: К176ИЕ1, К176ИЕ2, К176ИЕ3, К176ИЕ4, К176ИЕ5, К176ИЕ8, К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ18;

серии К561: К561ИЕ8, К561ИЕ9, К561ИЕ10, К561ИЕ11, К561ИЕ14, К561ИЕ16, К561ИЕ19;

серии КР1561: КР1561ИЕ10, КР1561ИЕ20, КР1561ИЕ21.

ЗАКЛЮЧЕНИЕ Во второй части учебного пособия, посвящнного типовым последовательностным схемам, необходимо отметить следующее: с одной стороны, в схемотехнологии микроэлектроники сложилась определенная консервативная база, связанная с компонентами и схемотехникой базовых логических элементов; с другой - постоянно идет улучшение их параметров за счет модернизации технологии и появляются новые идеи в области схемотехники (арсенид - галлиевые интегральные схемы, БиКМОП - схемы и т.п.).

На современном этапе наблюдаются гигантские темпы роста количества транзисторов на единицу площади кристалла. Если в 1980 г.

микросхемы содержали максимум около 100 тыс. транзисторов, то в настоящее время полупроводниковые интегральные устройства, создаваемые в условиях промышленного производства по 0,25…0,15-мкм топологическим нормам содержат более 30…40 млн транзисторов.

Однако при таком количестве транзисторов возникает ряд серьезных вопросов, таких как: какие функциональные модули следует проектировать на их базе? Насколько универсальными их можно сделать? Каким образом можно обеспечить их эффективное тестирование?

Естественно, что самым важным из перечисленных вопросов является вопрос «Что делать со всеми этими транзисторами?». Если не считать микропроцессоров и микросхем памяти, существует лишь небольшое количество логических схем общего назначения, требующих столь высокой степени интеграции.

По этой причине в промышленности частично происходит возврат к идее интеграции на уровне полупроводниковой пластины. Если ранее эту идею практически не удавалось внедрить из-за низкого процента выхода пригодных микросхем, то сейчас появление новых методов резервирования, реконфигурации и усовершенствованных технологических процессов изготовления может привести к вполне приемлемым и экономичным результатам.

Благодаря литографическим установкам с прямым пошаговым экспонированием или непосредственным формированием рисунка на пластине можно комбинировать схемы различных типов. Это дает возможность размещать на пластинах несколько процессоров и блоков памяти, а также вспомогательных функциональных схем.

Рынок сбыта динамических ОЗУ, который всегда относился к числу труднопредсказуемых, становится все менее прогнозируемым и одновременно еще более привлекательным. Цена таких устройств в расчете на бит информации снижается, а приборы этого типа начинают находить применение не только в компьютерных системах, но и в широком классе устройств автоматики и бытовой электроники, в частности, в телевидении высокой четкости.

Примером одного из привлекательных технических направлений в создании полупроводниковых запоминающих устройств гигабайтовой информационной емкости является создание таких микросхем с использованием пластин сверхбольших интегральных схем.

Накопители на таких пластинах могут замещать накопители на вращающихся магнитных дисках и при этом более чем в 200 раз сокращать время доступа к хранимой информации.

Появляется новое поколение «специализированных суперкристаллов», которые нельзя рассматривать как результат дальнейшего эволюционного развития соответствующих технологий. Специализированные интегральные микросхемы достигают уровня сложности свыше 5 млн элементарных элементов и имеют более 2000 внешних выводов, причем для изготовления этих кристаллов используется БиКМОП-технология.

Одна из принципиальных тенденций совершенствования элементной базы цифровых устройств заключается в постоянном росте быстродействия.

При наносекундных тактовых периодах и пикосекундных фронтах длины электромагнитных волн, соответствующих спектру рабочих частот, становятся соизмеримыми с физической длиной сигнальных линий связи цифровых устройств. При этом переходные процессы по длительности становятся соизмеримыми с длительностью тактовых периодов и искажениями сигналов, вызываемых «аналоговыми» процессами в сигнальных линиях связи и цепях питания, которыми пренебречь уже нельзя.

Для создания жизнестойкой быстродействующей системы разработчик схемы и разработчик конструкции должны работать в тесном содружестве, чтобы обеспечить стабильность волновых характеристик линий связи, согласованность нагрузок, необходимое экранирование сигнальных цепей и требуемые электрические параметры цепей питания.

Эти задачи наиболее естественно решаются при уменьшении физических длин сигнальных цепей. Последнее достигается, в частности, реализацией цифрового устройства в виде одной большой интегральной схемы.

Однако сложные цифровые системы, например суперЭВМ, реализовать в виде одной БИС и даже ряда БИС на одной кремниевой пластине вряд ли удастся. Поэтому в настоящее время широким фронтом ведутся исследования по разработке новых технологий межсоединений для сверхбыстродействующих систем, обеспечивающих высокую плотность упаковки интегральных схем на 1 кв. см поверхности и высокую плотность межсоединений в слое при хорошей теплопроводности подложки и малых задержках сигнала на единицу длины.

Традиционную для 1980-1990-х гг. технологию сборки логических автоматов на двусторонних и многослойных печатных платах со сквозными металлизированными отверстиями нельзя использовать при монтаже современных сверхбольших интегральных схем с количеством внешних выводов от нескольких десятков до нескольких сотен с шагом 0,15 мм и менее.

Приведнные выше рассуждения показывают, что материал, изложенный в учебном пособии, охватывает те разделы, связанные с разработкой и эксплуатацией изделий, выполненных на интегральных цифровых микросхемах, которые обладают высокой динамикой развития.

Авторы отдают себе отчет, что трудно не только отразить эту динамику, но и охватить достаточно полно все разделы, относящиеся к цифровым устройствам.

По этой причине можно лишь рекомендовать читателю изучить некоторые специфические, а может быть, и новые материалы по другим монографиям, учебникам и учебным пособиям и регулярно знакомиться с последними публикациями периодической печати.

Авторы надеются, что данное пособие поможет студентам и многим специалистам творчески подойти к синтезу и разработке систем автоматического управления различными технологическими процессами.

ЛИТЕРАТУРА

1. Шило, В.Л. Популярные цифровые микросхемы / В.Л. Шило. - М.: Радио и связь, 1989.

2. Миллер, Р. Теория переключательных схем: в 2 т. / Р. Миллер; пер. с англ. - М.: Наука, 1970, 1971. - Т. 1-2.

3. Титце, У. Полупроводниковая схемотехника: Справочное руководство / У. Титце, К. Шенк; пер. с нем. - М.: Мир, 1983. - 512 с.

4. Голдеуорт, Б. Проектирование цифровых логических устройств / пер. с англ. М.В. Сергиевского; под ред. Ю.П. Топчеева. - М.: Машиностроение, 1985. - 288 с.

5. Применение интегральных схем. Практическое руководство. В 2-х кн. / пер. с англ.; под ред. А. Уильямса. - М.: Мир, 1987. - 413 с.

6. ГОСТ 2.743-82. Обозначения условные графические в схемах. Элементы цифровой техники.

ОГЛАВЛЕНИЕ Введение

1. Счетчики

1.1. Двоичные счетчики

1.2. Канонический метод синтеза пересчетных устройств

1.3. Двоично-десятичные (декадные) счетчики

1.4. Счетчики в коде Грея

1.5. Счетчики Джонсона

1.6. Реверсивные счетчики

1.7. Программируемые делители

2. Основные параметры микросхем счетчиков

2.1. Микросхемы счетчиков КМОП-логики

Контрольные вопросы

Заключение

Литература

Учебное издание ИЛЮХИН Андрей Владимирович КОЛБАСИН Александр Маркович

ЛОГИЧЕСКИЕ АВТОМАТЫ.

ТИПОВЫЕ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ СХЕМЫ

Часть 2 СЧЕТЧИКИ Учебное пособие Редактор В.В. Виноградова Подписано в печать 26.03.2013 г.

Формат 60 84/16. Бумага офсетная.

Гарнитура «Ариал». Печать офсетная.

Усл. печ. л. 3,25. Уч.-изд. л. 2,6.

Тираж 100 экз. Заказ Цена 52 руб.

Похожие работы:

«Министерство образования и науки Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственны...»

«Министерство образования Российской Федерации Ухтинский государственный технический университет М. А. Павлишина РУССКИЙ ЯЗЫК СПРАВОЧНО-ТРЕНИРОВОЧНЫЕ УПРАЖНЕНИЯ И КОНТРОЛЬНЫЕ ЗАДАН...»

«Национальный стандарт РФ ГОСТ Р 51072-2005 Двери защитные. Общие технические требования и методы испытаний на устойчивость к взлому, пулестойкость и огнестойкость (утв. приказом Федерального агентства по техническому регу...»

«Булаева Евгения Александровна РАЗРАБОТКА МЕТОДИКИ ПРИМЕНЕНИЯ СПУТНИКОВОГО МЕТОДА ДЛЯ ГЕОДЕЗИЧЕСКОГО МОНИТОРИНГА И ПРОГНОЗИРОВАНИЯ СОСТОЯНИЯ ГЕОЛОГИЧЕСКОЙ СРЕДЫ И ГИДРОТЕХНИЧЕСКИХ СООРУЖЕНИЙ Специальность 25.00.32 – Геодезия АВТОРЕФЕРАТ диссертации на соискание ученой степе...»

«РАЗВИТИЕ ИННОВАЦИОННОЙ ИНФРАСТРУКТУРЫ В МОГИЛЕВСКОЙ ОБЛАСТИ РЕСПУБЛИКИ БЕЛАРУСЬ С ЦЕЛЬЮ АКТИВИЗАЦИИ ИННОВАЦИОННОЙ ДЕЯТЕЛЬНОСТИ В СФЕРЕ МАЛОГО ПРЕДПРИНИМАТЕЛЬСТВА Пустовалов В.К. Белорусский институт системного анализа и информационного обеспечения научно-технической сферы Под инновационным предп...»

«Вычислительные технологии Том 6, № 3, 2001 ВОЗДЕЙСТВИЕ ВОЗДУШНЫХ УДАРНЫХ ВОЛН НА ПРЕГРАДЫ, ПОКРЫТЫЕ ПОРИСТЫМ СЛОЕМ А. А. Губайдуллин, Д. Н. Дудко, С. Ф. Урманчеев Тюменский филиал Института теоретической и прикладной механики СО РАН, Россия e-mail: timms@sbtx.tmn.ru The procedure based on the modified tw...»

«Посвящается Инне VSEVOLOD RECHYTSKYI POLITICAL MATTER OF CONSTITUTION Kyiv – 2012 ВСЕВОЛОД РЕЧИЦКИЙ ПОЛИТИЧЕСКИЙ ПРЕДМЕТ КОНСТИТУЦИИ Киев 2012 ББК 66.0 + 67.400 Р 46 Рецензенты Барабаш Ю., доктор юридических наук, проректор Национального университета "Юридическая академия Украины им. Ярослав...»

«УТВЕРЖДАЮ: Председатель Конкурсной комиссии _ Д.Ю. Галкин ДОКУМЕНТАЦИЯ о проведении открытого запроса предложений (приглашения делать предложения) относительно поставки дизельных самоходных пассажирских трапов МОСКВА 2012 1. Технические требования. Общие требования Дизельный самоходный пассажирский тр...»

«ПРОЕКТ Государственный контракт №_ г. Симферополь " " 2016 года наименование _(сокращенное именуемое в дальнейшем "Подрядчик", в лице _), _, действующего на основании Уста...»

«"XXIV Научно-Техническая Конференция по 28.0201.03.2012 Аэродинамике" п. Володарского ПРОГРАММА XXIV НАУЧНО-ТЕХНИЧЕСКОЙ КОНФЕРЕНЦИИ ПО АЭРОДИНАМИКЕ п.Володарского 28.02–01.03.2013г.Список обозначений: Секция “АЛА” – “Аэродинамика Летательных Аппаратов” Секци...»

«Санкт-Петербургский государственный университет информационных технологий, механики и оптики Кафедра компьютерных образовательных технологий А.А. Бобцов, С.В. Мерзлякова, Д.Г. Николаев Основ...»

«ВЕСТНИК ТОМСКОГО ГОСУДАРСТВЕННОГО УНИВЕРСИТЕТА 2013 Экономика №1(21) УДК 339.187.62 : 332.83 Т.Ю. Овсянникова, И.Р. Салагор ФОРМИРОВАНИЕ РЕГИОНАЛЬНЫХ СИСТЕМ ЖИЛИЩНОГО ЛИЗИНГА НА ОСНОВЕ РАЗВИТИЯ СПЕЦИ...»








 
2017 www.lib.knigi-x.ru - «Бесплатная электронная библиотека - электронные матриалы»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.